

# Projektowanie procesora sekwencyjnego i symulacja w środowisku MATLAB/Simulink

**Streszczenie.** W artykule omówiono projekt procesora dedykowanego do realizacji tabeli przejść i wyjść dowolnego automatu sekwencyjnego. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku matlab simulink. Do budowy automatów kombinacyjnych zostały wykorzystane bloki State-Space programu simulink.

**Abstract.** This paper discusses the design of processor dedicated to the implementation of the state and output tables of finite-state machines. The aim was to construct and a building of a CPU represents the simplest construction of the basic features of the processor and run it in the Matlab Simulink environment. To build the combinational logic of the machine were used blocks State-Space of Simulink. (**Sequential processor design and simulation in MATLAB/Simulink environment**).

**Słowa kluczowe:** procesor sekwencyjny, automat sekwencyjny, funkcje logiczne, matlab simulink.

**Keywords:** sequential processor, finite-state machine, logic function, matlab simulink.

doi:10.12915/pe.2014.01.28

## Wstęp

W pracy przedstawiono projekt procesora. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku MATLAB/simulink.

Procesor jest to urządzenie sekwencyjne, które pobiera dane z pamięci interpretuje je i wykonuje.

Zadanie projektowania procesora realizuje się przez oddzielne projektowanie części składowych przyjętej struktury blokowej. Poszczególne bloki są to logiczne układy sekwencyjne i kombinacyjne realizują one przypisane zadania. Pomiędzy blokami przesyłane są sygnały. Dla projektowanego procesora przyjęto, że sygnały przyjmują dwie wartości 0 i 1, więc przesyłane sygnały są to sygnały binarne. Układy takie realizują operacje zgodne z algebrą Boole'a dlatego, nazywane są układami logicznymi.

W układach logicznych kombinacyjnych sygnały wyjściowe zależą tylko od sygnałów wejściowych. W układach sekwencyjnych sygnały wejściowe mogą zależeć od sygnałów wejściowych oraz zależeć od wartości sygnałów odpowiadających stanom wewnętrznym [4].

Abstrakcyjnymi modelami układów sekwencyjnych są automaty sekwencyjne. Można wyróżnić dwa rodzaje automatów sekwencyjnych są one nazywane automatami Moore'a, Mealy'ego. W automacie Moore'a wyjścia zależą wyłącznie od stanów automatu natomiast w automacie Mealy'ego wyjścia zależą zarówno od stanów, jak i sygnałów wejściowych dzięki temu redukuje się liczbę stanów w porównaniu z automatem Moore'a.

Najbardziej interesujące jest projektowanie układów sekwencyjnych.

Przy projektowaniu automatu sekwencyjnego najczęściej dostępny jest opis działania następnie na podstawie opisu tworzy się pierwotną tablicę przejść i wyjść etap ten nazywa się synteza abstrakcyjną. Kolejnymi etapami jest minimalizacja stanów oraz kodowanie stanów automatu w wyniku uzyskuje się minimalna tablice automatu Mealy'ego. Końcowy etapem projektowania automatu sekwencyjnego jest wyznaczenie funkcji logicznych. W przypadku automatu kombinacyjnego jego działanie opisane jest przez podanie wartości sygnałów wejściowych i odpowiadające im wartości sygnałów wyjściowych, dlatego możliwe jest wyznaczenie bezpośrednio minimalnej tablicy Mealy'ego w której nie ma stanów. Projektowanie takich układów sprowadza się do wyznaczeniu funkcji logicznych.

Do wyznaczania funkcji logicznych są stosowane metody projektowania takie jak graficzna metoda tablic Karnaugh, czy algorytm Quine'a McCluskeya z usuwaniem nadmiarowych składowych [3].

Założono, że projektowany procesor powinien realizować dowolny automat Moore'a, albo Mealy'ego.

Obecnie dostępne są układy programowalne FPGA (Field Programmable Gate Array). Układy te zaczęto budować w latach 2005, 2008. Układy FPGSA zbudowane są z matrycy bramek NAND, o zazwyczaj pięciu wejściach, których połączenie można w dowolny sposób konfigurować. Obecnie rozwiązania te znajdują różne zastosowania [1, 2].

Dzięki dostępności układów FPGA możliwe jest bezpośrednie zastosowanie projektowanych struktur logicznych. Językiem wykorzystywanym do programowania układów FPGA jest VHDL. Program Matlab Simulink posiada koder HDL umożliwiający zapis zbudowanych modeli w simulinku w języku VHDL.

Po zaprojektowaniu procesora kolejnym zadaniem jest zastosowanie procesora w strukturze programowalnej FPGA.

## Założenia

Zaprojektowany procesor będzie miał następujące cechy:


- 1) posiadał cechy architektury von Neumanna dane przechowywane są wspólnie z instrukcjami,
- 2) pamięć i procesor będą rozdzielone,
- 3) będzie posiadał instrukcje skoków warunkowych,
- 4) architekturę sekwencyjną.

Pamięć procesora 256 komórek ośmiobitowych (adresowanie ośmiobitowe), licznik adresu, oraz jeden akumulator A. Ilość instrukcji została ograniczone do minimum. Przyjęto, że procesor będzie miał następujące instrukcje:

- 1) *IR* Odczyt z wejścia do A, jeden takt, przeskoc adresu o jeden,
- 2) *OW* Zapis na wyjście wartości z pamięci, dwa takty, przeskoc adresu o dwa,
- 3) *NXOR* działanie na wartości zawartej A i wartości z pamięci wynik zapisany w A, dwa takty, przeskoc adresu o dwa,
- 4) *JMP* Instrukcja skoku, gdy same jedyne A, dwa takty, przeskoc do adresu lub o jeden,
- 5) *SET* Ustawianie jedynek w akumulatorze, jeden takt, przeskoc adresu o jeden.

Zostały zaprojektowane poszczególne składowe procesora schemat procesora w matlab simulink przedstawia Rys.1. Układy kombinacyjne procesora zostały zrealizowane za pomocą bloków „State-Space”. Składowe procesora to: Licznik pamięci, pamięć zrealizowana za pomocą bloku „State-Space”, układ sterujący z rejestrem rozkazu *CU*, akumulator *A*, ”. W modułach układu wykorzystano synchroniczne przerzutniki *JK* przełączane zboczem opadającym w liczniku adresu, akumulatorze *A*, dzielniku częstotliwości zegara *CLK* oraz na wyjściu *OUT*. Bloki poszczególnych rozkazów *NXOR*, *SET*, *IN*, są to układy kombinacyjne wpisujące do akumulatora. Blok *NXOR* realizuje negacje bitową sygnałów *INNXOR* oraz *INA* po podaniu na wejście sterując sygnału 1. Blok *SET* po


podaniu na wejście sterujące sygnału 1 wystawia na wyjście sygnały binarne jedynek. Blok *IN* przepisuje wejście na wyjście po podaniu jedynki na wejście sterujące. Blok *OUT* jest układem sekwencyjnym z rejestrem na przerzutnikach *JK*. W rejestrach licznika rozkazu, akumulatora oraz modułu wyjścia wartość sygnału podana na wejście jest zapamiętywana na zbocz opadającym sygnału *CLK*. Licznik pamięci jest to układ sekwencyjny posiada trzy wejścia: adres wejściowy *AdrIN*, wejście sterujące *JMPSter*, które jest ustawiane na 1 przy skoku do adresu *AdrIN*. Jeśli na wejściu sterującym *JMPSter* jest sygnał 0 adres zwiększany jest o jeden. Zmiana adresu następuje na zbocz opadającym sygnału *CLK*.



Rys.1. Schemat procesora w matlab simulink

Najbardziej skomplikowanym modułem procesora jest układ sekwencyjny *CU* przedstawiony na Rys.2. Układ posiada rejestr rozkazu zbudowany z przerzutników *JK*, układ sekwencyjny stanu wykonania rozkazu oraz dwa

układy kombinacyjne *tj*: układ kombinacyjny wpisywania do rejestru rozkazu, oraz układ kombinacyjny sterowania sygnałami wyjściowymi: *ASter*, *JMPSter*, *NXORSter*, *OUTSter*, *SETSter*, *INSter*.



Rys.2. Schemat układu sekwencyjnego sterującego CU

### Architektura procesora

Przez architekturę procesora rozumiane sposób organizacji połączeń pomiędzy procesorem pamięcią i układami wejścia wyjścia.

Za względu na organizację połączeń pomiędzy pamięcią a procesorem stosuje się Taksonomia Flynna, która opiera się na liczbie przetwarzanych strumieni danych. W przypadku tej klasyfikacji rozważany procesor to *SISD*

(Single Instruction, Single Data) - przetwarzany jest jeden strumień danych przez jeden wykonywany program.

Rozważany procesor ze względu na sposób organizacji pamięci ma architekturę von Neumanna cechą charakterystyczną tej architektury jest to, że dane przechowywane są razem z instrukcjami.

W układzie został pominięta jednostka arytmetyczna, ponieważ w przypadku realizacji tablicy automatu sekwencyjnego nie jest konieczne wykonywanie działań arytmetycznych.

Procesory klasyfikuje się ze względu na dostęp procesora do pamięci, ale klasyfikacja ta jest stosowana do układów wieloprocessorowych, dlatego rozważany procesor nie podlega tej klasyfikacji przykłady projektowania układów współbieżnych można znaleźć w pracy [5, 6].

### Programowanie procesora

Poniżej został przedstawiony przykład programu realizującego przerzutnik SR na zaprojektowanym procesorze.

Dla asynchronicznego przerzutnika minimalna tablica przejść i wyjść automatu Mealy'ego została podana poniżej.

Tabela 1. Minimalna tablica przejść i wyjść automatu Mealy'ego dla przerzutnika SR

Stan	SR				Y	~Y
	00	01	11	10		
0	0	0	-	1	0	1
1	1	0	-	1	1	0

Przyjęto, że wejścia procesora pierwszy bit *IN1* odpowiada sygnałowi *Set*, drugi bit *IN2* odpowiada sygnałowi *Reset*. Pierwsze wyjście *OUT1* odpowiada sygnał *Y*, drugiemu wyjściu odpowiada sygnał *~Y*. Stąd program napisany w assemblerze dla zaprojektowanego procesora można zapisać.

000 OW 00000010	//Stan 0, wstawienie wyjście na 01000000
001 IR	//Odczyt wejścia do A
002 NXOR 00000001	//Wynik porównania w A
003 JMP 006	//Skok do kroku 006
004 SET	//Wystawianie jedynek do akumulatora
005 JMP 000	//Skok do kroku 000
006 OW 00000001	//Stan 1, wstawienie wyjście na 10000000
007 IR	//Odczyt wejścia do A
008 NXOR 00000010	//Wynik porównania w A
009 JMP 000	//Skok do kroku 000
010 SET	//Wystawianie jedynek do akumulatora
011 JMP 006	//Skok do kroku 006

Na etapie projektowania zostały przyjęte, wartości binarne rozkazów

IR	00000001
SET	00000011
OW	00000010
AND	00000100
JMP	00000101

Po zapisaniu programu w kodzie binarnym otrzymano

00000000 00000010	//Stan 0, OW
00000001 00000010	
00000010 00000001	//IR
00000011 00000100	//NXOR
00000100 00000001	
00000101 00000101	//JMP Skok do stanu 1
00000110 00001010	
00000111 00000011	//SET
00001000 00000101	//JMP Skok do stanu 0
00001001 00000000	
00001010 00000010	//Stan 1, OW
00001011 00000001	
00001100 00000001	//IR Odczyt wejścia do A
00001101 00000100	//NXOR
00001110 00000010	
00001111 00000101	//JMP Skok do stanu 0
00010000 00000000	
00010001 00000011	//SET
00010010 00000101	//JMP Skok do stanu 1
00010011 00001010	

### Zapis procesora do struktury FPGA

Przy zapisie modelu z matlab simulink możliwe jest wykorzystanie koder HDL programu matlab simulink pozwalającego na zapis zbudowanych modeli w języku VHDL. Możliwe jest również zapisanie poszczególnych składowych modelu w postaci bramek NAND i opis układu w języku VHDL.

W przypadku zapisu układu w postaci elektronicznych bramek logicznych konieczne jest wyznaczenie funkcji logicznych automatów kombinacyjnych, które w modelu zostały zrealizowane z wykorzystaniem bloków „State-Space”. Układ ten będzie odporny na zjawisko hazardów i wyścigów, ponieważ wszystkie rejestry są taktowane. Konieczne jest jedynie zagwarantowanie odpowiedniej częstotliwości taktowania, takiej, przy której sygnały na wyjściach układów kombinacyjnych zdążą przejść do stanu stabilnego w ustalonym przedziale czasu.

Dla omawianego procesora układ kombinacyjny wpisywania rozkazu do rejestry blok CU opisany jest tabelą minimalizacji 1. Gdzie  $S_1$  - stan wykonania rozkazu,  $U_i$  - stan rejestru  $i=1,2,3$  rozkazu,  $u_i$  - wartość bitu  $i$  rozkazu,  $CLK$  - sygnał zegara.

Tabela 2. Minimalizacji funkcji logicznej wpisywania adresu do rejestru CU.

$S_1, CLK$	$u_i, U_i$			
	00	01	11	10
00	0	0	0	0
01	0	1	0	1
11	0	0	0	0
10	0	0	0	0

Stąd funkcje logiczne mają postać jak w równaniu 1.

$$(1) \quad Y_i = \overline{S_1} \wedge CLK \wedge (\overline{U_i}u_i \vee U_i\overline{u_i})$$

### Podsumowanie i Wnioski

W artykule omówiono projekt procesora sekwencyjnego zrealizowanego w środowisku matlab simulink. Procesor został zaprojektowany do realizacji tablicy dowolnego automatu sekwencyjny. Został omówiony przykładowy program realizujący tablic automatu Mealy'ego.

Został określony minimalny zbiór instrukcji pozwalający zrealizować tablice automatu sekwencyjnego.

W przyszłej pracy zadaniem będzie wprowadzenie zrealizowanego procesora do struktury programowalnej FPGA.

### LITERATURA

- [1] J. A. Clemente, C. González, J. Resano, and D.Mozos, "A task graph execution manager for reconfigurable multi-tasking systems," *Microprocess. Microsyst.*, vol. 34, no. 2-4, pp. 73-83, Mar. 2010
- [2] Linda Null; Julia Lobur (2010), *The essentials of computer organization and architecture* (3rd ed.), Jones & Bartlett Learning, pp. 36,199-203
- [3] Żelazny M., *Podstawy automatyki*. PWN 1976
- [4] Węsierski Ł., *Podstawy logiki i wnioskowania*. *Oficyna Wydawnicza Politechniki Rzeszowskiej*, 2004
- [5] Szostek R., *Modelowanie systemów współbieżnych za pomocą sieci kolejkowych*, *Zarządzanie i Marketing*, Rzeszów 2007, z. 11, nr 245, pp. 153-165
- [6] Szostek R., *Zastosowanie teorii kolejek do modelowania procesów zachodzących w urządzeniach liczących*. *Elektrotechnika i Elektronika*, t. 18, z. 3, Kraków 1999, 81-88

**Autorzy:** dr inż. Karol Szostek, Politechnika Rzeszowska, Katedra Termodynamiki i Mechaniki Płynów, ul. Powstańców Warszawy 8, 35-959 Rzeszów, E-mail: kszostek@prz.edu.pl.