

Wytrzymałość elektryczna stosów warystorów tlenkowych o modyfikowanej powierzchni

Streszczenie. W pracy przedstawiono wyniki pomiarów wytrzymałości elektrycznej stosów warystorów tlenkowych o modyfikowanej powierzchni bocznej. Pomiary wykonano dla dwóch geometrii elektrod naniesionych na płaską powierzchnię warystorów. Wyznaczono charakterystyki udarowe stosów warystorowych. Zarejestrowano obrazy wyładowań podczas prób napięciem impulsowym. Stwierdzono, że pokrycie powierzchni bocznej warystora poprawia jego elektryczną wytrzymałość powierzchniową jak również zwiększa odporność na wyładowania powierzchniowe.

Abstract. The results of the electrical strength of varistors pile with modified side surface, were showed. The measurements were carried out for two types of electrodes geometry. The impulse characteristics of the varistors pile, were determined. The surface discharges during impulse voltage tests were recorded. It was found that the covering of the side surface of varistors increase electrical strength and also increase their strength to surface discharges. (**Electrical strength of the metal oxide varistors pile with modified surface**).

Słowa kluczowe: stos warystorów, wytrzymałość elektryczna, wyładowania powierzchniowe, charakterystyki impulsowe.

Keywords: varistors pile, electrical strength, surface discharge, impulse characteristics.

doi:10.12915/pe.2014.10.16

Wstęp

Jednym z najważniejszych zagrożeń dla sprawnego i bezawaryjnego funkcjonowania sieci oraz instalacji elektrycznych są przepięcia. Mogą one być efektem zjawisk występujących wewnątrz, jak i na zewnątrz systemu elektroenergetycznego. W celu zabezpieczenia sieci i urządzeń elektrycznych oraz elektronicznych stosuje się ograniczniki przepięć. Ich konstrukcja w głównej mierze opiera się na działaniu nieliniowych elementów jakimi są warystory. Jak pokazują doświadczenia wielu ośrodków naukowych w tym doświadczenia własne autorów nie tylko badania wysokoprądowe, ale również próby impulsami napięciowymi mogą prowadzić do powstawania uszkodzeń ograniczników [1, 2, 3].

Zakładając, że wysokie napięcie pojawi się na obudowie bądź okuciach ogranicznika może dochodzić do wyładowań powierzchniowych, które potrafią uszkodzić zarówno obudowę jak i spowodować zniszczenie powierzchni stosu warystorowego.


Wielu naukowców bada zjawiska wyładowcze i próbuje znaleźć odpowiednie metody poprawy wytrzymałości elektrycznej stosów warystorowych stanowiących rdzeń ograniczników [4, 5, 6].

Dotychczas stosowane metody pokrywania powierzchni bocznych warystorów szkliwami nie przyniosły aż tak zadowalających rezultatów, aby zaprzestać poszukiwań dodatkowych rozwiązań. Autorzy proponują wykorzystanie do tego celu materiału umożliwiającego w łatwy sposób nałożenie go na powierzchnię boczną warystora, a jednocześnie poprawiającego jego wytrzymałość podczas prób napięciowych.

Zastosowanie materiału wyrównującego rozkład pola elektrycznego, jak i umożliwiającego odprowadzenie ładunku z powierzchni granicznych warystor – gaz – izolacyjna osłona, pozwoli na zwiększenie wytrzymałości elektrycznej całego układu oraz ograniczenie występowania wyładowań powierzchniowych na granicy faz.

Próbki do badań

Do badań wykorzystano próbki warystorów z tlenku cynku, wykonane w formie pastylek o wymiarach: średnica – 40 mm, wysokość – 25 mm. Do prób wykorzystano dwa typy warystorów: I – z elektrodą aluminiową naniesioną na całą powierzchnię próbki (rys.1a) oraz II – gdzie pozostawiono szczelinę pomiędzy elektrodą a powierzchnią boczną warystora (rys.1b).



Rys.1. Warystory z różną geometrią elektrod naniesionych na płaską powierzchnię warystorów


Dodatkowo w celu poprawy wytrzymałości elektrycznej powierzchnię boczną warystorów pokryto warstwami zmieniającymi ich właściwości powierzchniowe. Wykorzystano materiały o rezystywnościach powierzchniowych ρ_s przedstawionych w tabeli 1.

Tabela 1. Rezystywność powierzchniowa zastosowanych warstw bocznych

Próbka	Rezystywność powierzchniowa warstwy ρ_s , [Ω]
I	$\sim 10^{11}$
II	$10^{14} - 10^{15}$

Układ pomiarowy

Do badań wysokonapięciowych wykorzystano generator napięć impulsowych HAEFELY 700 kV, 35 kJ oraz układ jak na rysunku 2. Zastosowano udary znormalizowane 1,2/50 μ s.



Rys.2. Układ pomiarowy; Rł – rezystor ładujący, Rg – rezystor grzbietu (udar), Rcz – rezystor czoła (udar), Isk – iskiernik, C imp. – kondensator impulsowy, P – prostownik

Wytrzymałość elektryczna stosów warystorów tlenkowych o modyfikowanej powierzchni bocznej w zależności od geometrii elektrod

Pomiary wytrzymałości elektrycznej wykonano według układu przedstawionego na rysunku 2. Próbkom poddano stopy warystorów (5 warystorów w stosie) z odpowiednią modyfikacją ich powierzchni bocznych. Przeprowadzono pomiary przy próbach napięciem impulsowym o polaryzacji dodatniej w funkcji czasu. Przykładowe wyniki prób przedstawiono w tabelach 2 – 3.

Tabela 2. Przykładowe wyniki wytrzymałości elektrycznej próbek w układzie ze szczeliną pomiędzy płaską powierzchnią warystora a powierzchnią boczną.


Napięcie szczytowe udaru	Bez pokrycia powierzchni bocznej - „ze szczeliną”		Z dwukrotnie nałożoną warstwą o $\rho_s \sim 10^{11} \Omega$ - „ze szczeliną”	
	Ug [kV]	Uv [kV]	Tc [μ s]	Tc [μ s]
12	11,7	2,59	11,7	2,95
15	14,6	2,50	14,7	2,79
30	29,2	2,54	29,3	2,55
50	39,1	1,85	39,9	1,63
70	43,4	1,40	47,8	1,09
100	48,4	1,22	59,2	0,99
120	51,3	1,15	67,0	0,92
140	53,5	1,00	70,6	0,78
160	56,2	0,94	79,4	0,71
190	60,2	0,91	75,5	0,65

gdzie: U_v – napięcie zmierzone na stosie warystorów, T_c – czas do ucięcia udaru.


Tabela 3. Przykładowe wyniki wytrzymałości elektrycznej próbek w układzie bez szczeliny pomiędzy płaską powierzchnią warystora a powierzchnią boczną.

Napięcie szczytowe udaru	Bez pokrycia powierzchni bocznej - „bez szczeliny”		Z dwukrotnie nałożoną warstwą o $\rho_s \sim 10^{11} \Omega$ - „bez szczeliny”	
	Ug [kV]	Uv [kV]	Tc [μ s]	Tc [μ s]
12	11,7	2,72	11,7	2,46
15	14,6	2,79	14,6	2,52
30	29,4	2,58	29,4	2,53
50	39,7	2,13	40,5	1,37
70	44,1	1,45	48,4	1,10
100	49,1	1,26	59,9	1,01
120	52,0	1,09	67,6	0,95
140	54,1	1,02	71,8	0,92
160	57,2	0,94	79,9	0,86
190	61,2	0,88	91,0	0,72

Na rysunkach 3 i 4 przedstawiono przykłady przebiegów napięciowych zarejestrowanych na badanych próbkach.




Rys.3. Przykładowe przebiegi napięcia dla stosu warystorów (5 warystorów) A – z dwukrotnym pokryciem powierzchni bocznej warstwą o rezystywności powierzchniowej $\sim 10^{11} \Omega$, B – bez pokrycia powierzchni bocznej warystora, w układzie bez szczeliny pomiędzy elektrodą a powierzchnią boczną warystora; dla $U_g = 100 \text{ kV}$




Rys.4. Przykładowe przebiegi napięcia dla stosu warystorów (5 warystorów) A – z dwukrotnym pokryciem powierzchni bocznej warstwą o rezystywności powierzchniowej $\sim 10^{11} \Omega$, B – bez pokrycia powierzchni bocznej warystora, w układzie ze szczeliną pomiędzy elektrodą a powierzchnią boczną warystora; dla $U_g = 100 \text{ kV}$

Za pomocą rejestrowanych wartości napięć przeskoku – U_v oraz czasu do przeskoku – t_c wyznaczono charakterystyki udarowe (rys.5, 6) układów w zależności od typu warystorów, modyfikacji ich powierzchni oraz rodzaju stosowanych elektrod.

Istotą tej charakterystyki jest określenie jednorodności układu jaki tworzą badane obiekty. Charakterystyka bardziej płaska opisuje układ o większej jednorodności pola, zaś stroma mówi o tym, że badane obiekty tworzą układ o polu bardziej niejednorodnym [7].



Rys.5. Charakterystyka udarowa dla układu ze szczeliną pomiędzy elektrodą a powierzchnią boczną warystora; A – próbka z warstwą boczną o rezystywności rzędu $10^{14} - 10^{15} \Omega$, B – próbka bez pokrycia powierzchni bocznej, C – próbka z warstwą boczną w formie lakieru półprzewodzącego o rezystywności rzędu $10^{11} \Omega$, D – próbka z dwukrotnie nałożoną warstwą boczną w formie lakieru o rezystywności rzędu $10^{11} \Omega$




Rys.6. Charakterystyka udarowa dla układu bez szczeliny pomiędzy elektrodą a powierzchnią boczną warystora


Charakterystyki udarowe potwierdzają, że stopy warystorów z elektrodami bez szczeliny pomiędzy powierzchnią boczną warystora charakteryzujące się wyższą wytrzymałością elektryczną tworzą jednocześnie układ o bardziej jednorodnym rozkładzie pola elektrycznego.

Zarejestrowane obrazy wyładowań podczas prób napięciowych


Podczas prób napięciowych przeprowadzono rejestrację obrazów wyładowań na badanych stosach warystorów. Przykładowe wyładowania powierzchniowe zarejestrowane na próbkach o różnej geometrii elektrod jak i modyfikacji powierzchni bocznej przedstawiono na rysunkach 7-10.




Rys.7. Obrazy wyładowań podczas prób napięciowych na stosie warystorowym (5 warystorów) bez pokrycia powierzchni bocznej warystora; A – bez szczeliny ($U_g = 70$ kV), B – ze szczeliną ($U_g = 140$ kV)



Rys.8. Obrazy wyładowań podczas prób napięciowych na stosie warystorowym (5 warystorów) z jednokrotnym pokryciem powierzchni bocznej warstwą o rezystywności powierzchniowej $\sim 10^{11} \Omega$; A – bez szczeliny ($U_g = 100$ kV_{max}), B – ze szczeliną ($U_g = 100$ kV_{max})




Rys.9. Obrazy wyładowań podczas prób napięciowych na stosie warystorowym (5 warystorów) z pokryciem powierzchni bocznej warstwą o rezystywności powierzchniowej $\sim 10^{14} - 10^{15} \Omega$; A – bez szczeliny ($U_g = 120$ kV_{max}), B – ze szczeliną ($U_g = 160$ kV_{max})




Rys.10. Obrazy wyładowań podczas prób napięciowych na stosie warystorowym (5 warystorów) z dwukrotnym pokryciem powierzchni bocznej warstwą o rezystywności powierzchniowej $\sim 10^{11} \Omega$; A – bez szczeliny ($U_g = 100$ kV_{max}), B – ze szczeliną ($U_g = 100$ kV_{max})


Po badaniu napięciem impulsowym o polaryzacji dodatniej próbki poddano oględzinom. Zdjęcia próbek po testach napięciowych przedstawiono na rysunkach 11-14.




Rys.11. Zdjęcia próbek po badaniach napięciem impulsowym. Warystory z powłoką o rezystywności powierzchniowej rzędu $\sim 10^{14} - 10^{15} \Omega$ na powierzchni bocznej; A – bez szczeliny, B – ze szczeliną, C – stos warystorów bez szczeliny po próbie



Rys.12. Zdjęcia próbek po badaniach napięciem impulsowym. Warystory bez powłoki na powierzchni bocznej; A – bez szczeliny, B – ze szczeliną, C – stos warystorów bez szczeliny po próbie, D – stos warystorów ze szczeliną po próbie



Rys.13. Zdjęcia próbek po badaniach napięciem impulsowym. Warystory z jednokrotnie nałożoną powłoką o rezystywności powierzchniowej rzędu $\sim 10^{11} \Omega$ na powierzchni bocznej; A – bez szczeliny, B – stos warystorów bez szczeliny po próbie, C – stos warystorów ze szczeliną po próbie



Rys.14. Zdjęcia próbek po badaniach napięciem impulsowym. Warystory z dwukrotnie nałożoną powłoką o rezystywności powierzchniowej rzędu $\sim 10^{11} \Omega$ na powierzchni bocznej; A – stos warystorów bez szczeliny, B – stos warystorów ze szczeliną

Na próbkach o niemodyfikowanej powierzchni bocznej zaobserwowano wyraźne ślady wyładowań powierzchniowych. W przypadku próbek z pokryciami powierzchni bocznej warstwami półprzewodzącymi i izolacyjnymi ślady wpływu ewentualnych wyładowań są niewielkie i nie niszczą tak wyraźnie powierzchni warystorów.

Podsumowanie

Na podstawie wyników pomiarów stwierdzono, że pokrycie bocznej części warystorów warstwą o rezystywności powierzchniowej rzędu $\sim 10^{11} \Omega$ zwiększa ich wytrzymałość na wyładowania powierzchniowe nawet ok. 15 – 20% (zwłaszcza przy dwukrotnym nałożeniu warstwy) – w zależności od stosowanego typu warystorów.

W przypadku porównania konfiguracji elektrod dla tych samych pokryć warstw bocznych stwierdzono, że zarówno dla próbek z pokryciem powierzchni bocznej warstwą izolacyjną, półprzewodzącą czy też bez ich pokrycia, wytrzymywane napięcie jest wyższe dla układu bez szczeliny pomiędzy elektrodą a powierzchnią boczną warystora.

Charakterystyki udarowe potwierdzają, że stopy warystorów z elektrodami bez szczeliny pomiędzy powierzchnią boczną warystora charakteryzujące się wyższą wytrzymałością elektryczną tworzą jednocześnie układ o bardziej jednorodnym rozkładzie pola elektrycznego.

Zarejestrowane przebiegi napięcia podczas prób napięciem impulsowym pokazują, że próbka której powierzchnia boczna nie była modyfikowana charakteryzuje się przebiegiem napięciowym najbardziej zbliżonym do przebiegu udaru uciętego na grzbiecie – jak dla materiału izolacyjnego. Ma to miejsce wtedy gdy występuje przeskok napięcia w wyniku wyładowania po, bądź blisko jego powierzchni. W przypadku próbek pokrytych warstwami izolacyjnymi lub półprzewodzącymi zauważyć można efekt „zadziałania” warystora zanim nastąpi wyładowanie powierzchniowe.

Jak pokazują rysunki z zarejestrowanymi obrazami wyładowań podczas prób napięciem impulsowym charakter wyładowania rozwijającego się na powierzchni bocznej warystora może być różny – w zależności od stosowanej warstwy. W przypadku próbek bez modyfikacji powierzchni bocznej, jak i z pokryciem warstwą izolacyjną o rezystywności powierzchniowej rzędu $10^{14} - 10^{15} \Omega$ występują intensywne wyładowania niepełne pomiędzy warystorami lub też wyładowania powierzchniowe na dużym obszarze próbek. W przypadku zastosowania

warstw półprzewodzących na powierzchniach bocznych warystorów, w układzie bez szczeliny pomiędzy elektrodą napięciową a powierzchnią boczną próbki, zaobserwowano niewielkie wyładowania pomiędzy warystorami.

Na zdjęciach próbek po badaniach widać, że warystory o niemodyfikowanej powierzchni bocznej, po próbach napięciem impulsowym o polaryzacji dodatniej, posiadały wyraźne ślady po występowaniu wyładowań powierzchniowych. W przypadku próbek z pokryciami powierzchni bocznej warstwami półprzewodzącymi i izolacyjnymi ślady wpływu ewentualnych wyładowań są niewielkie i nie niszczą tak wyraźnie powierzchni warystorów.

LITERATURA

- [1] Martins H., Barbosa, F. B., Cruz, W., Evaluation and diagnosis technique for surge arresters, *High Voltage Engineering and Application (ICHVE), 2010 International Conference*, (2010), 614-617
- [2] Martinez J.A., Castro-Aranda F., Lightning Flashover Rate of an Overhead Transmission Line Protected by Surge Arresters, *Power Engineering Society General Meeting, IEEE*, 2007, 1-6
- [3] Kogut K., Kasprzyk K., Zboromirska – Wnukiewicz B., Electrical strength of the MOV varistors and ceramic C-130 with modified surface and glass with silicone rubber cover, *Przegląd Elektrotechniczny*, ISSN 003-2097, R.89 NR 8/2013, 138-140
- [4] Darveniza M., Saha, T.K., Surface flashovers on metal oxide varistor blocks, *Conduction and Breakdown in Solid Dielectrics, 1998. ICSD '98. Proceedings of the 1998 IEEE 6th International Conference*, (1998), 406-409
- [5] Bok-Hee Lee, Sung-Man Kang, Properties of ZnO varistor blocks under multiple lightning impulse voltages, *Current Applied Physics*, Volume 6, Issue 5, (2006), 844-851
- [6] Kogut K., Mazurek B., Kasprzyk K., Zboromirska – Wnukiewicz B., Wytrzymałość powierzchniowa poliamidowej osłony ogranicznika przepięć w zależności od zawartości włókna szklanego; *Przegląd Elektrotechniczny*, ISSN 0033-2097, r. 86 nr 5/2010, 241-244
- [7] Flisowski Z., Technika Wysokich Napięć, WNT Warszawa, (2005), 90-91

Autorzy: mgr inż. Krzysztof Kogut, Instytut Elektrotechniki, Oddział Technologii i Materiałoznawstwa Elektrotechnicznego we Wrocławiu, ul. Skłodowskiej – Curie 55/61, 50 - 369 Wrocław, E-mail: k.kogut@iel.wroc.pl; dr inż. Krzysztof Kasprzyk, Instytut Elektrotechniki, Oddział Technologii i Materiałoznawstwa Elektrotechnicznego we Wrocławiu, ul. Skłodowskiej – Curie 55/61, 50 - 369 Wrocław, E-mail: k.kasprzyk@iel.wroc.pl; dr inż. Beata Zboromirska – Wnukiewicz, Instytut Elektrotechniki, Oddział Technologii i Materiałoznawstwa Elektrotechnicznego we Wrocławiu, ul. Skłodowskiej – Curie 55/61, 50 - 369 Wrocław, E-mail: beata@iel.wroc.pl.